電子ブロック工房IC・トランジスタで出来たコンピューターを設計・製作するためのブログ

1 bit のアキュムレータでも、CPU として機能する設計が出来そうだ。これを採用するかどうかは分からないけれど、とりあえずメモ。

1 bit registers and flags: a0, a1, z, c
6 bit registers: b, ip, cs, ip', cs', dp, ds, sp

レジスタは、１ビットのアキュムレータが、a0 と a1 の２つ。フラグは例によって、キャリーとゼロの２つ。メモリ読み書き用の b レジスタが６ビットである。メモリ空間は、１ワードが６ビットで、アドレスラインが１２ビット。４０９６ワードで、これは２４ｋビットの３ｋバイトに相当する。

６ビットのｂレジスタは機能として、インクリメント・デクリメント・右ローテート及びメモリへの読み書きだけなので、アキュムレータとは言いがたい。

１ビットの a0, a1レジスタには、加算・減算・ビット演算機能を持たせた。演算は、a0, a1 レジスタ経由で、１ビットずつ行う。

インデックスポインタ（ip）、データポインタ（dp）、スタックポインタ（sp）は６ビットである。インデックスポインタとデータポインタはそれぞれ、コードセグメント（cs）、データセグメント（ds）と共に用いる。スタックのセグメントは固定の仕様。６４ワードのスタック領域が使えるので、十分だろう。dpとspは、インクリメント・デクリメントの両方が、ip はインクリメントが出来る。

ip と cs には、もう一つのペア（ip', cs'）があり、ジャンプ命令やユーザー定義命令の際に、ip と cs のコピーがこれらのレジスタに渡される。インクリメントが可能で、メモリ内容をｂレジスタに渡すことが可能。

なお、ゼロフラグは、インクリメント・デクリメントのときのみ影響を受ける仕様。

ニーモニックの052-056と060-077の部分はユーザ定義命令で、ジャンプ命令などもここに含まれている。アドレスの00020-00277の部分に、これら用のプログラムを書き込む。00300-00377の部分も、ユーザ定義命令のサブルーチンとして使用予定なので、実際にプログラムが書き込めるのは00400-00677 の部分だけである（容量が足りないか？）。00700-00777にはRAMを持たせて、データの保持及びスタック領域に用いる。

<1 bit CPU のつづき>

少し思うところあって、４ビットのＣＰＵの設計を検討することにする。理由は、

１）当然ながら８ビットから４ビットに落とすことによって、回路を約半分の大きさに出来ること。
２）ローテート命令をＣＰＵに持たせることにより、加算・減算ルーチンが容易に組めることに気が付いたこと（6502 ではシフト命令がなくて、ローテート命令だけがあることを知った）。

仕様としては４ビットだが、複合命令として８ビットの加算・減算に対応しており、それほどはプログラミングが煩雑にならない様子。ただし、当然ながら、８ビットから４ビットに変更することで、スピードは落ちるはず。

思い切って１ビットのＣＰＵというのも考えたが、この場合はメモリへの読み書きに難が出る。１ビットＣＰＵの設計がうまく出来れば、トランジスタコンピューターの完成も近くなりそうだけれど。

<4 bit CPU のつづき>

ニーモニック表を更新した。主な変更点：

１）複合命令を追加・更新した。
２）sub a2,a2 を廃止し、ここに mov x,[ip++] という、複合命令用の命令を割り当てた。これにより、複合命令を用いて、マルチバイトの命令を実行することが可能になった（mov a1,XXh など）。

<ニーモニック表を更新 のつづき>

ニーモニック表を更新。

１）[b1], [b2] へのアクセスだけでは無理がありそうなので、[b1+1], [b1+2], [b1+3], [b2-1], [b2-2], [b2-3] へも、x レジスタから読み書きできるようにした。従来の mov x,[b1] は、mov xl, [b1]l へと変更したので、selector 周りのコードも少しすっきりした。

２）push b2, push ss を廃止し、代わりに push x, push f とした。

他に、気のついたところ：

１）cmp 命令が欲しい。
２）sub a2,a2 は不要なので、ここに何かの命令を割り当てられそう（sub a1,a1 は、x レジスタの値をゼロにするのに有用）。
３）ローテート命令を複合命令として実装すれば、便利。
４）シフト命令は、shr a1 と shl a2 の二つにし、shr a2 と shl a1 は複合命令を用いて記述するようにするかもしれない。
５）複合命令用に、inc cs:ip, dec cs:ip があれば、便利かもしれない。

<メモリアクセス機能を追加 のつづき>

ニーモニック表を少し書き換えた。まず、Ｚレジスタという名前がZeroフラグと似ていて紛らわしいので、Ｘレジスタとした。また、一部順序を変えて、回路がより簡潔になるようにした。

<ニーモニック表 のつづき>

　モトローラ型で設計すると、手作りのＣＰＵとしては現実的な構造になることが分かった。

メモリ空間は、１ワード８ビットでアドレス１６ビットの、合計６５５３６バイト。

レジスタはすべて８ビット：

Ａ１レジスタ　演算用
Ａ２レジスタ　演算用
Ｂ１レジスタ　メモリアクセス用
Ｂ２レジスタ　スタック用
Ｚ　レジスタ　各種代入・演算結果保持・ジャンプ用
ＩＰレジスタ　実行位置
ＣＳレジスタ　実行セグメント指定
ＤＳレジスタ　データセグメント指定
ＳＳレジスタ　スタックセグメント指定

フラグ（FLレジスタ）は、ゼロフラグ（Z）およびキャリーフラグ（C）の二つ。

クロック信号と各種イベントのタイミング：

clock 1   clock 2   events
-----------------------------------------------------------------
   0         0      decrement b2 register (for push)
                    prepare environment for reading command
   1         0      read command from memory
   0         1      prepare environment for command
                    increment IP
                    increment b2 register (for pop)
   1         1      do the command

注）clock2が０の時はCS:IPがアドレスラインに、１の時はDS:B1もしくはSS:B2がアドレスラインに接続される。

<CPUのスペック案２ のつづき>

代入命令について、すべてZレジスタを介するようにしてみた。

<ニーモニック表　案２ のつづき>

演算命令
INC A
DEC A
INC B
DEC B
INC C
DEC C
COMP A,D
ADD A,D (結果は、Zレジスタに入る）
NOT A (結果は、Zレジスタに入る）
NOT D (結果は、Zレジスタに入る）
AND A,D (結果は、Zレジスタに入る）
OR A,D (結果は、Zレジスタに入る）
SHL A （上位ビットにCF2を使いシフト。下位ビットはCF1へ）
SHR A （下位ビットにCF2を使いシフト。上位ビットはCF1へ）

ジャンプ命令
JMP （ジャンプ先は、Jレジスタの値）
JZ （ジャンプ先は、Jレジスタの値）
JNZ （ジャンプ先は、Jレジスタの値）
JC （ジャンプ先は、Jレジスタの値）
JNC （ジャンプ先は、Jレジスタの値）
LOOP（ジャンプ先は、Jレジスタの値）
JMPF（MOV CS,Z 及び MOV IP,J)

<ニーモニック表 のつづき>

レジスタは８ビット、メモリ空間の１ワードは４ビットの変則型にしようと思う。メモリ空間は、１６ビットのアドレス指定で６４Ｋワード（３２Ｋビット）。ＣＳ・ＤＳを用いたセグメント指定により、２５６ワードごとに空間を分割して使用する。

Ａレジスタ（８ビット）　－　演算用
　上位４ビット：ＡＨレジスタ
　下位４ビット：ＡＬレジスタ

Ｂレジスタ（８ビット）　－　メモリアドレス指定用
　上位４ビット：ＢＨレジスタ
　下位４ビット：ＢＬレジスタ

Ｃレジスタ（８ビット）　－　カウンタ
　上位４ビット：ＣＨレジスタ
　下位４ビット：ＣＬレジスタ

Ｄレジスタ（８ビット）　－　演算補助
　上位４ビット：ＤＨレジスタ
　下位４ビット：ＤＬレジスタ

Ｊレジスタ（８ビット）　－　ジャンプ先指定

Ｚレジスタ（８ビット）　－　代入および演算結果格納
　上位４ビット：ＺＨレジスタ
　下位４ビット：ＺＬレジスタ

Ｆレジスタ（４ビット）　－　フラグ格納用
　ＣＦ１（キャリーフラグ）
　ＣＦ２（シフト・ローテート用フラグ）？？？
　ゼロフラグはない（Zレジスタがゼロフラグを兼ねる）
　サインフラグはない（Zレジスタ上位１ビットがサインフラグを兼ねる）

ＩＰ（８ビット）　－　命令実行位置

ＣＳ（８ビット）　－　コードセグメント

ＤＳ（８ビット）　－　データセグメント

最初の設計では、インテル型にしてみた。スタックの実装は、とりあえず先送りにする。